A、微機原理與接口技術（shù）部分：
1、硬件概述：
計（jì）算機原理及微機技術綜合實驗裝置（zhì）采用Intel 8086/8088微處（chù）理器作為係（xì）統核心（xīn），全麵支持80X86的16位微（wēi）機原理與接口技術（shù）的實驗教學，為16位微處理器在微機教學中的運用構建了一個（gè）全開放、可開發、易（yì）拓展（zhǎn）式的（de）實驗環境。
2、軟件概述（shù）：
係統配有MKStudio集成開（kāi）發環境，支持32/64位的Win XP~Win10操作係統，支持80X86匯編語言和C語言的源（yuán）程（chéng）序級（jí）編程與調試，支持寄存器、內存（cún）和（hé）外設接口芯片的非（fēi）編程讀（dú）寫（xiě）操作，支持常用（yòng）的INT 21h功能調用，支（zhī）持脫機模擬調試。
3、總線特性：
係統開放了總線寬度的（de）動態選（xuǎn）擇機製（zhì），把總（zǒng）線寬度（dù）控製“BS8”列入用戶（hù）可定義的範圍，為了簡化電（diàn）路連接，係統對該輸入信號的缺省定（dìng）義為“16位”，即當用戶擴展16位存儲器（qì）或輸（shū）入輸出接口時可忽略對“BS8”的定義與連接。
4、尋（xún）址能力：
係統構建了（le）全覆蓋的尋址空間，係統內存可融入仼意段的0~1FFFh，可尋址範圍為16個段的0~1FFFh（其中F000為係統Bioses段），當IP大於等（děng）於2000h時，係統（tǒng）的尋址目標指向外部存儲器擴展空間。係統對於I/O的擴展尋址無製約，0~FFFFh共64K全空間開放。
5、擴展能力：
係統的內存和I/O擴展（zhǎn）以（yǐ）字節操作為基準，把高低字節允許信號BHE、BLE列入擴（kuò）展定義的範圍，支持字（zì）與字節指令的（de）擴展尋址，並把DMA操作期間的字節定義融入到BHE、BLE選通端，使其擴展特性與微機實際應用無縫結合。
6、虛擬（nǐ）儀器：
係統集成了虛擬示波器、虛擬電壓表功能，可測量實驗中實際產（chǎn）生的模擬信（xìn）號、數字信號，通過PC軟件（jiàn）顯示波形和電壓值，支持波形X-Y縮（suō）放，並可將（jiāng）波形保存為BMP圖片用於（yú）實驗報告。
7、連線方式：
係統提供了扁平（píng）線、排線和單線相結合的電路連線方式（shì）：數據總線、地（dì）址總線（xiàn）、控製總線及8芯以（yǐ）上（shàng）的接（jiē）口采用扁平連接或排線連接；讀寫控製、選通（tōng）端采用單線連接，進一步優化了電路的搭接方式，提高（gāo）了電路的連接效率。
8、安全特性：
係統引出的擴展總線均由隔離器件驅動，“隔離”設計保障了16位微處（chù）理核的安全，避免了誤操作、誤連線對（duì）CPU造成的損傷；“驅動”設計的目的提高了係統擴展總線（xiàn）的穩定性和可靠性。另外係（xì）統內置了具有短路保護（hù）、過流保護的高性能穩（wěn）壓開關（guān）電源，進一（yī）步保障了係統的安（ān）全性（xìng）。
9、微機原（yuán）理與（yǔ）接口（kǒu）實驗項目：
微機原理實驗
1）係（xì）統認識（shí）實驗
2）數製轉換實驗
十六進製數（shù）轉換為十進（jìn）製數
十（shí）進製數轉換（huàn）為（wéi）十（shí）六進製數
3）碼製轉換實驗
ASCII碼（數字符）轉（zhuǎn）換為（wéi）十六進製（zhì）數
十六進製數轉換（huàn）為（wéi）ASCII碼
ASCII碼（數字符）轉換為十進製數
十（shí）進製數轉換（huàn）為ASCII碼
十（shí）進製數的ASCII碼轉換為BCD碼
十進製（zhì）BCD碼轉換為二進（jìn）製數（shù）
4）運算類編程實驗
二進製雙（shuāng）精度加法運算
十進製的（de）BCD碼（mǎ）減法運算
乘法運算
5）分支程序設計實驗（yàn）
6）循環程序設計實（shí）驗
計算S＝1＋2×3＋3×4＋4×5＋…＋N（N＋1）
求某數據區內負（fù）數的個數
7）排序程序設計實驗
氣泡排序法
學生成績名次表
8）子程序設計實驗
求無符（fú）號字節序列中的最大值和最小值
求（qiú）N！
9）查表程序設計實驗（yàn）
10）INT 21h輸入輸出程序設計實驗
顯（xiǎn）示A~Z共26個大寫英文字母
INT 21H功能調用示例程序（xù）實驗
在C語言使用INT 21h功能調用
PC鍵盤下傳實驗（yàn）箱七段碼顯示
實驗箱鍵盤上傳PC屏幕顯示
微機接口實驗項目
1）存儲器擴展（zhǎn）實驗（yàn）
2）8259中（zhōng）斷控製器實驗
8259單（dān）級中斷控（kòng）製
8259多級中斷控製
3）I/O擴展實驗（8位／16位（wèi））
4）8255並（bìng）行口實驗
8255 A/B/C口輸（shū）出方波
8255 PA輸入／PB輸出
8255控製交通（tōng）燈
5）8253定時／計數器應用實驗
6）8251串行通信（xìn）應用實驗
7）鍵盤掃描及顯示設計實驗
8279鍵盤與顯示設計
8255鍵盤與顯示設計
8）8237可編程DMA控製器實驗
9）A/D模數轉換實驗（yàn）
10）D/A數模轉換實驗
11）LCD 128×64圖形液晶實驗
12）LED 16×16點陣顯示實驗
13）音頻驅動實驗
14）繼電器控製實驗
15）步進電機控製實（shí）驗
16）直流（liú）電機調速實驗
17）DS18B20數字溫（wēn）度傳感器實驗
18）V/F電壓（yā）頻（pín）率（lǜ）轉換（huàn）實驗
19）PWM輸出實驗
20）DS1302實時時鍾
21）紅（hóng）外遙（yáo）控實驗
22）電子（zǐ）琴實驗
23）32位匯編（biān）語言程序（xù）設計實驗項目（軟件模擬運行）
32位數據排（pái）序實驗
32位碼製轉（zhuǎn）換實驗
32位存儲器訪問（wèn）實驗
B、計算機組成（chéng）原理部分：
1、係統（tǒng）概述：
該現代計算機組成原理與係統結構是以廣受讚譽（yù）的經典產品CMH+為基礎研製的第三代麵向教（jiāo）學實踐領域的計算機應用類實驗係統（tǒng）。該係統字長16位，具有16位數（shù）據總線、16位地址總線，可尋址64KB內存空間，並支持字、字節操作。
2、體係結構（gòu）：
係（xì）統（tǒng）可按通用計算機的標準設計原理計算機，把模型機（jī）的（de）構造特性與8086/8051相兼容。係統對於“定長指令”僅從指令格式分類的角度舉例驗正，動態的體係結構徹底擺脫了非標準實驗環境下特定和（hé）虛構的不規範語言給原理（lǐ）計算機語言教學實踐活動所帶來的困（kùn）擾。
3、指令構造：
該的指令（lìng）格式采用“變長指令字”結（jié）構（gòu），不同（tóng）指令操作碼（mǎ）不完全（quán）相同，操作碼的位數不固定，結構靈（líng）活，減少指令碼冗餘，提高（gāo）執行效率，能（néng）充分利用指令碼所有位，最多可以設（shè）計256條指令。在通用（yòng）匯（huì）編器的支（zhī）撐下，既可設計屬於您自己的個性化指令係統，亦可設計成與16/8位微處理器兼容的標準指（zhǐ）令（lìng）係（xì）統，為模型計算機的通用化設計構（gòu）建了一個（gè）可操（cāo）作平台。
4、微控製（zhì）器：
該運用“PLA”理念，用存儲器邏輯與組合邏輯相（xiàng）結合的方法構造（zào）微控製（zhì）器，根據程序需要自動變更當前控製（zhì）邏輯，對於使用頻率高的簡單指令以及很有用又不複雜的指令選擇組合邏輯，遇複雜的、不（bú）規整需擴充的指令選擇存（cún）儲器邏輯，從而實現動態計算機體係結構。
5、後續微址：
微程序控（kòng）製器中（zhōng）隱含後續（xù）微地（dì）址（BAF），采用斷定法，由轉移控製段BCF（2位）規（guī）定後續微（wēi）地址形成方式，支持順序執行（uPC+1），進位位轉移，零標誌轉移，無條件轉移，在取指周期以操作碼形（xíng）成後續微地（dì）址。
6、時序層次：
該擁有一個周期、節拍、脈衝組成的三級時序係統。以取指周期為始設了四個狀態觸發器，在組合邏輯控（kòng）製中，該觸發器為1，控製器進入那個機器周期的微（wēi）操作。係統按序定拍，隨機器周期動態變更節拍發生器，在非取指周期產生T1→T3→T4三拍製節拍發生器，在取指周期產生T1→T2→T3→T4四拍製發生器。
7、卓越的軟硬件環境：
實時部（bù）件顯示：各部件單元都以計算機結構模型布局（jú），清晰明了，各部（bù）件均有七段數碼管顯示其十六進製內容。兩個（gè）數據流方向指（zhǐ）示燈以直觀反映當前數據（jù）的來源與目標去向。即使不借助PC機也可（kě）實時觀察（chá）數據流狀態（tài），判斷其正確性，提供一目了然的實（shí）驗環境。
開放式設計：係統支持三種實驗電路構造方式，即實驗單元（yuán）電路的硬布線連接方式、單元電路的控位連接方式和實驗電路“軟連線”方式。對於實驗單元電路的硬布線連（lián）接方式，可采用雙頭（tóu）實驗導線從（cóng）零開始在（zài）擴展區域逐一搭起一個實驗電路；對於各（gè）單元電路的控位連接，隻需使（shǐ）用雙頭實驗導線（xiàn）在單元電路控位與控製信號之間對應連接，就可（kě）構造出實驗所需的（de）部（bù）件控製電路；亦可使用可編程邏輯器件在線設計（jì）下載（zǎi）實驗電路，實現實（shí）驗電路的“軟接線”。
邏輯分析：對於教師而言，不難體會（huì）要講清時序關係是不（bú）容易的，而學生理解並利用時序關係（xì）則難上加難（nán）。而由於現（xiàn）代集成技術的迅猛發（fā）展，在實際工作中需要更多的利用邏輯分析工（gōng）具進（jìn）行時序分析。達愛思計算機組成（chéng）原理（lǐ）教學實驗（yàn）係（xì）統具備邏（luó）輯分析（xī）功能，老師可通過電化教學設備向（xiàng）學生（shēng）現場展示指令與時序（xù）的關係（xì），讓學生在實驗時直觀地觀測到指令與時序的（de）關係，有效的提高教學效果。
8、靈活的多操作方式：
該以高性能（néng）MCU為核心組成係統的操作與控製平台，自帶（dài）鍵盤、LCD顯示，配備強（qiáng）大的集成開發環境，擁有（yǒu）前後（hòu）台雙環境支持，跟蹤運行軌跡、受理中斷請求、變更控製模式、捕捉現場信息。
9、主流（liú）處理器的（de）多總線（xiàn）結構：
係統采用多總線結構，分別是數據總線、指（zhǐ）令總線、微總線。這種三者分離並行的總線結構，遇取指周期可以並行完成操作數的存取，在當前指令結束後的首個微周期可直接進入下一條指（zhǐ）令的取指操作，通過微總線形成電路解釋與執（zhí）行的後續微（wēi）址，因此指令（lìng）總線與微總線的主要仼務是預取指與後（hòu）續微址的預處理。
10、FPGA開發支持（chí），提（tí）供所有VHDL例程：
係統可選配Xilinx的XCV200擴展板，具有20萬門大規模FPGA用於CPU模型的設計，16位64K的RAM用於存放用戶程序及數據。學生將設計好（hǎo）的CPU模型下載到FPGA，並將需要運行的（de）程序下載（zǎi）到RAM，根據先（xiān）易（yì）後難的實踐思路逐步完成16位（wèi）機、32位（wèi）機的設計。
11、實驗（yàn）項目：
單元實驗（yàn）項（xiàng）目
1) 運算器實（shí）驗
2) 通用寄存器實（shí）驗
3) 準雙向I/O口實驗
4) 地址（zhǐ）總線組成實驗
5) 十六位（wèi）數據總線實驗（yàn）
6) 存儲器讀寫實驗
7) 指令總線運（yùn）用實驗
8) 中斷控製（zhì）實驗
9) 微控製器實驗
10) 時序（xù）部件實驗
模（mó）型機及硬布線控製器實（shí）驗
1) 基本模型機的設計與實現
2) 分段模型機的設計與實現（xiàn）
3) 帶移位運算的模型機的設計與實現
4) 複雜模型機的設（shè）計（jì）與實現
5) 流水（shuǐ）模型機的設計與實現（xiàn）
6) 基於RISC處理器構成模型機實驗
7) 基於重（chóng）疊技術構成的模型機實驗
8) 中斷模型機的設計與（yǔ）實（shí）現
9) PLA綜合模型機的設計與實現
通用計算機實（shí）驗
1) MCS-51單片（piàn）機的設（shè）計與實現
2) 8086微（wēi）處理器的設計與實現
品牌理念 
標準流程（chéng） 
有效溝通（tōng）
專（zhuān）業（yè）管理
客戶視圖
優秀團隊
品質保證
無憂售後 