計算機原理及微機技術實驗裝置,計算機原理及微機技術（shù）實驗（yàn）平台
2025-07-14 14:29
A、微機原理與接口（kǒu）技（jì）術部分：
1、硬件概（gài）述：
計算機原理及（jí）微機技（jì）術綜合實驗（yàn）裝置采用Intel 8086/8088微（wēi）處理器作為係統核心，全麵支持（chí）80X86的16位微機原理與（yǔ）接口技術的實驗教學（xué），為16位微處理器在微（wēi）機教學中的（de）運（yùn）用構建了一個全開放（fàng）、可開發、易拓展式（shì）的實（shí）驗環境。
2、軟（ruǎn）件概述（shù）：
係統（tǒng）配有MKStudio集成（chéng）開發環境，支持32/64位的Win XP~Win10操作係統，支持80X86匯編語言和C語（yǔ）言的源程序級編程與調試，支持寄（jì）存器（qì）、內存和外（wài）設接口芯片的非編程讀寫操作，支持常用的INT 21h功能調（diào）用，支持脫（tuō）機模擬調試。
3、總線特性：
係統（tǒng）開（kāi）放（fàng）了總線寬度的動態選擇機製，把總線寬度控製“BS8”列入（rù）用戶可定義的範圍（wéi），為了簡化電路連接，係統對該輸入信號的缺省定義為“16位”，即（jí）當用戶擴展16位存儲器或輸入輸出接口時可忽略對（duì）“BS8”的定義與連接（jiē）。
4、尋（xún）址能力：
係統構建了全（quán）覆蓋的尋址空間，係統內存可融入仼意段的0~1FFFh，可尋址範圍為16個段的0~1FFFh（其中F000為係統Bioses段），當IP大於等於2000h時，係統的尋址目標指向外部存儲器擴展空間。係統對於I/O的擴展尋址無製約（yuē），0~FFFFh共64K全空間開放。
5、擴展能力：
係統的內存和I/O擴（kuò）展以字（zì）節操作為基準，把高（gāo）低字節允許信號BHE、BLE列入擴展定義的範圍，支持字與字節指令的擴展尋址，並把DMA操作期（qī）間的字節定義融入到BHE、BLE選通端，使其擴展特性與微（wēi）機實際應用無縫結合。
6、虛擬儀器：
係統集成了虛擬示波器、虛擬電（diàn）壓表功能，可測量實驗中實際產生的模（mó）擬信號、數字信號，通過PC軟件顯示波形和電壓值，支持波形X-Y縮放，並可將波（bō）形保存為（wéi）BMP圖片用於實驗報告。
7、連線方式：
係統提供了扁平線、排線和單線相結合的電（diàn）路（lù）連線方式：數（shù）據總線、地址總線、控製總線及8芯以（yǐ）上的接口（kǒu）采用扁平連接或排線（xiàn）連接；讀（dú）寫控製、選通端采用單線連接，進一步優化了電（diàn）路的搭接方式，提高了電路的（de）連接效率。
8、安（ān）全特性：
係統（tǒng）引出的擴展總線均由隔離器件驅動（dòng），“隔離”設（shè）計保障（zhàng）了16位微處理核的安全，避免了誤操作、誤（wù）連線（xiàn）對CPU造成的損傷（shāng）；“驅動”設計的目的提高了係統擴展總線的穩定性和可靠（kào）性。另外係統內（nèi）置了具有短路保護、過流保護的高性能穩壓開（kāi）關電源，進一步保障了係（xì）統的（de）安全性。
9、微機原理與接口實驗項目：
微機原理實驗
1）係統認識實驗
2）數製轉換（huàn）實驗
十六進（jìn）製數轉換為（wéi）十進製數（shù）
十進製數轉換（huàn）為十六進（jìn）製數
3）碼製轉換（huàn）實驗（yàn）
ASCII碼（數字符）轉換為十六進製數
十六進製數轉換為ASCII碼
ASCII碼（數字符）轉換為十進製數
十進製數（shù）轉換為ASCII碼
十（shí）進製（zhì）數的ASCII碼轉換為BCD碼
十進製BCD碼轉換為二進製數
4）運算類編程實驗
二進製雙精（jīng）度加法（fǎ）運（yùn）算
十（shí）進製的BCD碼（mǎ）減法（fǎ）運算
乘法運算
5）分支程序（xù）設計實驗
6）循環程序設計實驗
計算S＝1＋2×3＋3×4＋4×5＋…＋N（N＋1）
求（qiú）某數據區（qū）內負數的個數
7）排序（xù）程序設計實驗
氣泡排序法
學生成（chéng）績名次表
8）子程序設計實驗
求無符號字節序列中的最大（dà）值和最小值
求N！
9）查表程序設計實驗
10）INT 21h輸入輸（shū）出程序設計實驗
顯（xiǎn）示A~Z共26個大寫英文字母
INT 21H功能調（diào）用示例（lì）程序實驗（yàn）
在C語言使用INT 21h功能調用
PC鍵盤（pán）下傳實（shí）驗（yàn）箱七段碼顯示
實驗箱（xiāng）鍵盤上傳PC屏幕顯示
微機接口（kǒu）實驗（yàn）項目
1）存儲器擴展實驗
2）8259中斷控製（zhì）器實（shí）驗
8259單級中（zhōng）斷控製
8259多級中斷控（kòng）製
3）I/O擴展實驗（8位／16位）
4）8255並行口實驗
8255 A/B/C口輸出方波
8255 PA輸入／PB輸出
8255控製交通燈
5）8253定時／計數器應（yīng）用實驗
6）8251串行通信應用實驗
7）鍵盤掃（sǎo）描及顯示設計實驗
8279鍵盤與顯示設計
8255鍵盤與顯示設計
8）8237可編程（chéng）DMA控製器實驗
9）A/D模（mó）數（shù）轉換實驗
10）D/A數模轉換實驗
11）LCD 128×64圖形液晶實驗
12）LED 16×16點陣顯（xiǎn）示實驗
13）音頻驅動實驗（yàn）
14）繼（jì）電（diàn）器控製實（shí）驗
15）步進電機控製實驗
16）直（zhí）流電機（jī）調速實（shí）驗
17）DS18B20數字溫度傳感器實驗（yàn）
18）V/F電壓頻率轉換實（shí）驗
19）PWM輸出實驗
20）DS1302實時時鍾
21）紅外遙控實驗
22）電子琴實驗
23）32位匯編語言（yán）程序設計實驗項目（軟件模擬運行）
32位數據排序實（shí）驗
32位（wèi）碼製轉換實驗
32位存儲器訪問實驗
B、計算機組成原理部分：
1、係統（tǒng）概述：
該（gāi）現代計算機組成原理與係統結構是以廣受讚譽的經典產（chǎn）品CMH+為基礎研製的第三代麵向教學實踐領域的計算機應用類實驗係統。該係統字長16位，具（jù）有16位（wèi）數據總線、16位地址總（zǒng）線（xiàn），可尋址64KB內存空間，並支持字、字節操作。
2、體係結構：
係統可按通用（yòng）計（jì）算機的標準設計原理計算機，把模型機的構造特性與8086/8051相兼容。係統對於“定長指令”僅從指令（lìng）格式分類的角度舉例驗正，動態的體係結（jié）構徹底擺脫了非標準實驗環境下特定和虛構的（de）不規範語言給原（yuán）理計算機（jī）語言教學實踐活動所帶來的困擾。
3、指（zhǐ）令構造：
該的指令格式采用“變長指令字”結構（gòu），不同指令操作碼不（bú）完全相同，操作碼的位數不固定，結構（gòu）靈活，減少指令碼（mǎ）冗餘，提高執行效率，能充分利用指令碼所有位，最多可以設計256條指令。在通用匯編器（qì）的支（zhī）撐下，既可（kě）設計（jì）屬於您自己的個性化（huà）指令係統，亦可設計成與16/8位微處（chù）理器兼容的標準指令係統，為模型計算機的通用化設計構建（jiàn）了一個可操作平台。
4、微（wēi）控製器：
該運用（yòng）“PLA”理念（niàn），用存儲器邏輯與組合邏輯相結合的方法構造微控製器，根據程序需要自動變更當前（qián）控製邏輯，對於使用頻（pín）率高的簡單指（zhǐ）令以及很有用又不複雜的指令選擇組合邏輯，遇複（fù）雜的、不規整需擴充的指令選擇存儲器邏輯，從（cóng）而實現動（dòng）態計算機體（tǐ）係結構。
5、後續微址：
微程序控製器中隱含後（hòu）續微地址（BAF），采用斷定（dìng）法，由轉移控製段（duàn）BCF（2位）規定後續微地址形成方式，支持（chí）順序執（zhí）行（uPC+1），進位位轉移，零標誌轉（zhuǎn）移，無條件轉移，在取指周期以操作碼形成後續微地址。
6、時序層次：
該擁有一個周期（qī）、節拍、脈衝組成的三級時序係統。以取（qǔ）指周期為始設了四個狀態觸（chù）發器，在組合邏輯（jí）控製中，該觸（chù）發器為1，控製器進入那個機器（qì）周期的微操（cāo）作。係（xì）統按序定拍，隨機器周期動態變更（gèng）節拍發生器，在（zài）非取指周期產生T1→T3→T4三拍製節（jiē）拍發生器（qì），在取指（zhǐ）周（zhōu）期（qī）產生（shēng）T1→T2→T3→T4四拍製發生器。
7、卓越的軟硬件環境（jìng）：
實時部件顯示：各部件單元都以計算（suàn）機結構模型布（bù）局，清晰明了，各部件均有七段數碼管顯示其十六進製內容。兩個數據流方向指示（shì）燈以直觀反映當前數據的來源與目標去向。即使不借助PC機也（yě）可實時觀察數據流狀態，判斷其正確（què）性，提供一目（mù）了然（rán）的（de）實驗環境。
開放式設計：係統支持三（sān）種實驗電路構造方式，即實驗單元電路的（de）硬（yìng）布線連接（jiē）方式、單（dān）元電路的控位連接方式和實驗電路“軟（ruǎn）連線”方式。對於實驗單元電路的硬（yìng）布線連（lián）接方（fāng）式，可采用雙頭實驗導線（xiàn）從（cóng）零開始在擴展區域逐（zhú）一搭起一個實驗電路；對於各單元電路的控位連接，隻需使用雙頭實驗（yàn）導線在單（dān）元電路控位與控製（zhì）信號之間對應連接，就（jiù）可構造（zào）出實驗所需的部件控製電路；亦可使用可編程邏輯器件在線設（shè）計下載實驗電路，實現實驗電路的（de）“軟接線”。
邏輯（jí）分析：對於教師而言，不難體會要講清時序關（guān）係是不容易的，而學生理解並利用時序關係則（zé）難（nán）上加（jiā）難。而由於現代集成技術的迅猛發展（zhǎn），在實際（jì）工作中需要更多的利用邏輯分析工具進行時序分析。達愛思計算機組成原理教（jiāo）學實驗係統具備邏輯分析（xī）功能，老師可通過電化教學設備向學生（shēng）現場展示（shì）指令（lìng）與時序的關（guān）係，讓學生在實驗時直觀地觀測到指令與時序的關係，有效的提高教學效果。
8、靈活的（de）多操（cāo）作方式：
該以高性能MCU為核心（xīn）組成係統（tǒng）的操作與控製平台，自帶鍵盤、LCD顯（xiǎn）示，配備強大的集成（chéng）開發環境，擁有前後台雙環境支持，跟蹤（zōng）運行軌跡（jì）、受理中斷（duàn）請求、變更控（kòng）製模式、捕捉現（xiàn）場信息。
9、主流處理器的多總（zǒng）線結構：
係統采用多總線結構，分別是數據總（zǒng）線、指令總線、微總線。這種三者分（fèn）離並行的總線結構，遇取指周期可以並行完成操作數的存取，在當前指（zhǐ）令結束後的（de）首個微周期可直接進入下一條指令的取指操作，通過微總線形成電路解釋與執行的後續微址，因（yīn）此指令總線（xiàn）與微總線的主要仼務（wù）是預取指（zhǐ）與後續微址（zhǐ）的預處理。
10、FPGA開發支持，提供所有（yǒu）VHDL例程：
係統（tǒng）可選（xuǎn）配Xilinx的XCV200擴展板（bǎn），具有20萬門大規（guī）模FPGA用於CPU模型的設計（jì），16位64K的RAM用於存放用戶程序及數據。學生將設計（jì）好的CPU模型下載到FPGA，並將（jiāng）需要運行的程序下載到RAM，根據（jù）先（xiān）易（yì）後難的實踐思路逐步完成16位機（jī）、32位機的設計。
11、實驗項目：
單元（yuán）實驗項目
1) 運算器實驗
2) 通用寄存器實驗（yàn）
3) 準雙向（xiàng）I/O口（kǒu）實驗
4) 地址總線組成實（shí）驗
5) 十六位數據總線（xiàn）實驗
6) 存儲器讀寫實驗
7) 指令總線運用實驗
8) 中斷控製實驗
9) 微控製器實驗（yàn）
10) 時序部件實驗
模型機及硬布線控（kòng）製器實驗
1) 基本模型機的設（shè）計與實現
2) 分段（duàn）模型機的設計與實現
3) 帶（dài）移位運算的模型機的設計與實現（xiàn）
4) 複雜模型機的設計與實現
5) 流水（shuǐ）模型機的（de）設計與實現
6) 基於RISC處理器構成模型機實驗
7) 基於重疊技術（shù）構成的模型機實驗
8) 中斷模（mó）型機的設計與實現
9) PLA綜合模型機的設計與實現
通用計算機實驗（yàn）
1) MCS-51單片機的設計與（yǔ）實現
2) 8086微處理器的（de）設計與實現
C、實驗桌（zhuō）：
鋁木（mù）結構，采（cǎi）用（yòng）特製（zhì）模具（jù）製作的優質鋁合金（jīn）做框架，鋁（lǚ）合金表麵經（jīng）氧化處理，經久耐（nài）用，美（měi）觀大方，符合現代審美觀，桌麵為防火、防水、耐磨高密度板，桌子下部配置儲存櫃及電腦主機櫃（guì）。
鋁木（mù）結構，采（cǎi）用（yòng）特製（zhì）模具（jù）製作的優質鋁合金（jīn）做框架，鋁（lǚ）合金表麵經（jīng）氧化處理，經久耐（nài）用，美（měi）觀大方，符合現代審美觀，桌麵為防火、防水、耐磨高密度板，桌子下部配置儲存櫃及電腦主機櫃（guì）。
